Главная > Разное > Цифровые устройства
<< Предыдущий параграф
Следующий параграф >>
<< Предыдущий параграф Следующий параграф >>
Макеты страниц

4.3. Примеры синтеза синхронных автоматов

Процесс проектирования синхронных цифровых устройств разделяется на несколько относительно независимых этапов. Первый этап состоит в словесной постановке задачи проектирования самим исполнителем или заказчиком, который может и не владеть аппаратом формального синтеза. Наиболее важным

этапом проектирования является второй — переход от словесного описания устройства к одному из формальных способов его задания, например графом переходов. На последнем, третьем, этапе используются единые для всех синхронных автоматов формальные методы получения функций возбуждения триггеров и минимальных форм переключательных функций, описывающих его физические выходы.

Последовательный сумматор.

Рассмотрим устройства суммирования целых положительных n-разрядных двоичных чисел

для которых при логическом проектировании схем удобнее использовать векторное представление

где старшие разряды.

Операция сложения положительных двоичных чисел определяется правилами двоичной арифметики:

значение переноса разряд равно 1, если не менее двух величин из равны 1, где разряды чисел а перенос из -го разряда;

значение разряда суммы чисел равно 1, если нечетное число величин равно 1. Для наглядности поясним эти правила примером:

Понятно, что значение переноса в первый разряд Если при сложении разрядная сетка не переполняется, то перенос в старший разряд отсутствует и

В общем случае перенос Разряды чисел можно подавать на суммирующее устройство последовательно или парллельно. В соответствии с этим они подразделяются на последовательные и параллельные сумматоры.

Рассмотрим последовательный двоичный сумматор, который должен производить сложение двух чисел, поступающих на его входы, начиная с младших разрядов. Числа вводятся в сумматор последовательно, разряд за разрядом, синхронно с тактовым сигналом. Сумматор в каждом такте должен вычислять значение разряда суммы

при поступлении на его входы соответствующих разрядов слагаемых с учетом переноса из предыдущего разряда. При этом в сумматоре должен запоминаться (задерживаться на один такт) перенос в следующий разряд.

Таким образом, синхронный автомат, выполняющий функцию последовательного сумматора, должен иметь два информационных входа для подачи разрядов чисел и один выход, на который автомат последовательно выдает разряды суммы этих чисел. С точки зрения автомата разряды чисел неразличимы, т. е.

Автомат должен иметь один элемент памяти (триггер) для запоминания переноса в следующий разряд Перед началом сложения чисел триггер необходимо устанавливать в 0, так как перенос Для этого можно использовать асинхронный потенциальный вход триггера Из сказанного следует, что автомат может быть задан графом переходов, изображенным на рис. 4.16 (ветви подписаны значениями сигналов а узлы — значением сигнала По графу переходов составляется таблица истинности (табл. 4.3), а затем диаграммы Вейча для функций (рис. 4.17,а), из которых следует:

Рис. 4.16

На рис. показана схема последовательного двоичного сумматора, выполненная на -триггере, функция возбуждения которого реализована на трехвходовом мажоритарном элементе.

Сложность (стоимость) последовательных сумматоров не зависит от разрядности чисел время же их сложения пропорционально числу разрядов, что является существенным недостатком этих сумматоров. В параллельных сумматорах

Таблица 4.3. (см. скан) Функция переходов последовательного сумматора

Рис. 4.17

Рис. 4.18

(см. § 6.9) реализуется максимально возможное быстродействие, но их сложность возрастает с увеличением разрядности чисел.

Последовательная схема сравнения двоичных чисел.

Синтезируем цифровой компаратор, выполняющий функцию сравнения двоичных чисел

Пусть требуется установить их отношения: которые описываются с помощью функций

Поскольку при сравнении требуется получить только три результата, то автомат должен содержать два ЭП (триггера) — Полагаем, что перед началом сравнения чисел выходные сигналы триггеров устанавливаются в 0 с помощью асинхронного потенциального сигнала

При последовательном сравнении разрядов чисел, начиная с младших алгоритм работы автомата можно описать

(см. скан)

следующим образом:

автомат находится в состоянии до тех пор, пока значения разрядов х и у двоичных чисел совпадают; автомат переходит в состояние если

автомат переходит в состояние если Из данного алгоритма следует, что

и автомат задается графом переходов, показанным на рис. 4.18 (ветви подписаны значениями только входных сигналов так как выходные сигналы полностью определяются внутренним состоянием автомата). Составив по графу переходов таблицу истинности для функций (табл. 4.4), а затем диаграммы Вейча (рис. 4.19; пустым клеткам соответствуют неопределенные значения) для функций возбуждения -триггеров, получим:

На рис. 4.20 показана последовательная схема сравнения двоичных чисел, выполненная на -триггерах в соответствии с полученными формами функций. Сложность последовательных компараторов не зависит от разрядности чисел время же сравнения чисел пропорционально числу разрядов, что является их существенным недостатком. Понятно, что синтезированный компаратор может быть использован и для сравнения десятичных чисел, представленных в двоично-десятичном коде 8-4-2-1.

<< Предыдущий параграф Следующий параграф >>
Оглавление