Главная > Разное > Цифровые устройства
<< Предыдущий параграф
Следующий параграф >>
<< Предыдущий параграф Следующий параграф >>
Макеты страниц

6.13. Умножители двоичных чисел

Производительность ЭВМ в значительной степени определяется временем выполнения операции умножения. Программная реализация в микроЭВМ операции умножения двух операндов с помощью операций сдвига и сложения требует значительного времени. Наибольшее быстродействие достижимо в умножителях, выполненных на основе КС.

Простейший способ построения комбинационного умножителя -разрядов следует из алгоритма умножения двоичных чисел:

где множимое, множитель, частичные произведения. Процесс умножения при поясняется схемой:

Принцип построения комбинационного умножителя -разряда, изображенного на рис. 6.127, предельно ясен из вышеприведенной схемы умножения.

Матричные умножители и умножители на основе ПЗУ.

Пусть заданы и m-разрядные целые числа

Максимальные значения этих чисел равны Тогда

т. е. при любых значений произведение представимо не более чем разрядами. Для двухразрядных чисел

(кликните для просмотра скана)

можно записать:

Эти вычисления могут быть выполнены с помощью четырех одноразрядных комбинационных сумматоров (рис. 6.128, а):

Очевидно, что поэтому арифметическое умножение выполняется ЛЭ И, а сумматоры выполняют функции

где На рис. 6.128,6 показано упрощенное условное обозначение такого умножителя двухразрядных чисел (выход не подключен ко входу для получения возможности наращивания разрядности умножителя). Сумматоры обозначены кружками, внутри которых указано число характеризующее вес произведения равный На рис. 6.129 приведен умножитель двух 4-разрядных чисел, построенный на основе умножителей -разрядных чисел (входы для подачи произведений не показаны). Если положить то схема будет выполнять функцию

Из рис. 6.129 видно, что схема умножителя имеет регулярную структуру и может быть расширена до любых значений Такие КС называются матричными умножителями. Матричные умножители могут быть построены на одноразрядных сумматорах и с иной структурой межразрядных связей.

На рис. 6.130 показаны ИС умножителей MPL (Multiplier):

561ИП5 — матричный умножитель разряда, выполненный по структурной схеме, показанной на рис. 6.128,а;

74284 — умножитель разряда на основе ПЗУ с выходами старших разрядов произведения стробирующий сигнал; при значении все выходы принимают значение 0);

74285 — умножитель разрядов на основе ПЗУ с выходами младших разрядов произведения

(кликните для просмотра скана)

стробирующий сигнал; значении все выходы принимают значение 0).

Все одноразрядные сумматоры умножителя построены по схеме, изображенной на рис. 6.131:

На рис. 6.132 показана схема матричного умножителя разряда, выполненная на в соответствии со структурой, изображенной на рис. 6.129. Аналогично могут быть построены и матричные умножители nxm, гдеп

Умножители на основе ПЗУ выполняются записью в них таблицы умножения n-разрядных чисел, что требует объема памяти бит, входов и выходов. Понятно, что такие умножители могут быть реализованы только для небольшого числа из-за быстрого увеличения с ростом необходимого объема памяти, а также увеличения числа выводов ИС. Например, умножитель разрядов требует 1 Мбит памяти и имеет 32 вывода для подачи сомножителей и выдачи 16-разрядного произведения.

Рис. 6.131

На рис. 6.133,а показан умножитель разряда, выполненный на и 74285, а на рис. его упрощенное графическое обозначение. Каждая ИС содержит дешифратор адреса, выполненный в виде матрицы 24 строк и 24 столбцов. На адресные входы дешифратора подаются разряды сомножителей что обеспечивает выбор одной из ячеек памяти, в которой запрограммировано значение произведения (или только часть разрядов произведения).

На основе ИС 74284 и 74285 можно построить умножители пхтп разрядов при любых значениях пит. Пусть требуется получить умножитель разрядов. В этом случае сомножители можно записать в виде где

Тогда произведение разрядов можно представить в виде:

Из этого следует, что умножитель разрядов должен содержать четыре умножителя разряда для вычисления произведений

(кликните для просмотра скана)

и двоичные сумматоры для сложения произведений, получаемых на выходах четырех умножителей

Структурная схема умножителя разрядов, построенная на основе ИС 74284 и 74285, показана на рис. 6.134, а. На выходах умножителей разряда указаны веса разрядов полученных произведений. Выходы с одинаковыми весами для сумматоров логически равноценны, поэтому они могут подаваться на любые входы сумматоров, имеющих такой же вес. Из рис. 6.134,а видно, что имеется по три разряда с весами от 24 до 211, а значит, все четыре полученных произведения не могут быть просуммированы одним двоичным многоразрядным сумматором. Для сокращения числа разрядов, имеющих одинаковый вес, до двух, включены 8 одноразрядных сумматоров. Для получения результата 16-разрядного произведения теперь достаточно использовать -разрядный сумматор или Рассмотренная схема эквивалентна умножителю разрядов, выполненному на ПЗУ (ROM - Read Only Memory - память только для чтения) объемом 1 Мбит с записанной таблицей умножения 8-разрядных чисел (рис. 6.134,б).

<< Предыдущий параграф Следующий параграф >>
Оглавление