Главная > Разное > Цифровые устройства
<< Предыдущий параграф
Следующий параграф >>
<< Предыдущий параграф Следующий параграф >>
Макеты страниц

6.6. Шифраторы

Дешифраторы (6.1) являются преобразователями двоичного -разрядного кода в унитарный -разрядный код. все разряды которого, за исключением одного, равны нулю. Шифраторы выполняют обратное преобразование, т.е. на вход шифратора подается унитарный код, а на выходе получается соответствующий двоичный код. Первые четыре строки габл. 6.10 описывают шифратор, выполняющий преобразование 4-разрядного унитарного кода в двухразрядный двоичный код Для шифраторов должно выполняться условие при

Таблица 6.10. (см. скан) Приоритетный шифратор

Если сигналы на входы поступают от независимых источников, то это условие невыполнимо. В этом случае каждому входу назначается свой приоритет. Будем считать, что чем больше номер входа тем выше его приоритет. Шифратор должен выдавать двоичный код числа если а на все входы имеющие больший приоритет, поданы нули. Такие шифраторы называются приоритетными шифраторами (PRCD). Табл. 6.10 задает приоритетный шифратор

Приоритетные шифраторы. Приоритетные шифраторы используются для построения шифраторов клавиатуры, контроллеров прерываний для микроЭВМ и т.п. Функционирование приоритетного шифратора (рис. 6.58) описывается табл. 6.11. Входные и выходные сигналы шифратора имеют назначение:

El (Enable Input) - сигнал включения шифратора,

GS (Group Signal) - сигнал, говорящий о наличии хотя бы одного возбужденного входа при включенном состоянии шифратора при хотя бы для одного при

ЕО (Enable Output) - выходной сигнал разрешения, указывающий на отсутствие возбужденных входов при включенном состоянии шифратора при для всех три разряда выходного двоичного кода. Сигналы и предназначены для каскадирования приоритетных шифраторов. Понятно, что двоичный код можно считывать только при значении сигнала (сигнал может быть использован в микроЭВМ для запроса прерываний по вектору

Непосредственная построчная запись значений функций по табл. 6.11 дает:

Функции на основании тождеств (1.32) могут быть упрощены:

Проведенный синтез приоритетного шифратора позволяет глубже понять функции, им выполняемые. Все выпускаемые в

(см. скан)

интегральном исполнении приоритетные шифраторы строятся на основании полученных функций.

На рис. 6.58 приведены ИС:

555ИВ1, МС14532 В — приоритетные шифраторы выполняющие функции (6.13);

555ИВ2 - приоритетный шифратор -состоянием выходов разрядов двоичного кода;

555ИВЗ - приоритетный шифратор 10 X 4;

1804ВРЗ - приоритетный шифратор -состоянием выходов разрядов двоичного кода.

У шифратора все входы и выходы инверсные по отношению к указанным в табл. 6.11, т.е. активные уровни этих сигналов равны 0. Реализация выходов с Z-состоянием представлена на рис. 6.59:

Рис. 6.59

Функционирование приоритетного шифратора описывается табл. 6.12. Как и для предыдущего шифратора, по табл. 6.12 с помощью построчной записи значений функций и последующей их минимизации на основании тождеств (1.32) можно получить:

Таблица 6.12. (см. скан) Приоритетный шифратор

(в принципе в выражении для функции переменную можно исключить).

Каскадирование приоритетных шифраторов.

На рис. 6.60 показана схема приоритетного шифратора 16 X 4 (наивысший приоритет имеет вход Верхний шифратор включается только в том случае, если не возбужден ни один из входов нижнего шифратора (все Четвертый разряд двоичного числа может быть снят также с выхода верхнего шифратора. Логические элементы И-НЕ выполняют функцию ИЛИ для сигналов и двух шифраторов. Так, например, сигнал

(INT = 1 только в том случае, если возбужден хотя бы один вход ; INT - Interrupt Request - запрос прерывания).

Рис. 6.60

(кликните для просмотра скана)

(кликните для просмотра скана)

На рис. 6.61 показана схема приоритетного шифратора 32 х 5 (наивысший приоритет имеет вход которая может быть расширена до схемы приоритетного шифратора 64 X 6 добавлением еще четырех и заменой 4-входовых ЛЭ И-НЕ на 8-входовые.

Приоритетный шифратор имеет выходы с тремя состояниями, что позволяет использовать при каскадировании этих ИС функцию монтажное ИЛИ, исключив тем самым ЛЭ И-НЕ (рис. 6.62).

Приоритетный шифратор разработан для расширения контроллеров прерывания, используемых в микроЭВМ, построенных на базе микропрограммируемых секционных (раз-рядно-модульных) микропроцессоров серии 1804 [46]. Однако их можно использовать и для других целей, например в шифраторах клавиатуры. На рис. 6.63 показан способ каскадирования приоритетных шифраторов

Применения приоритетных шифраторов.

Одним из важных приложений приоритетных шифраторов является построение на их основе преобразователей произвольного n-разрядного кода в n-разрядный унитарный код. Схема преобразователя произвольного 8-разрядного кода, для разрядов которого установлены определенные уровни приоритетов, в 8-разрядный унитарный код показана на рис. 6.64. Шифратор преобразует произвольный код в двоичный -разрядный код, а дешифратор преобразует этот код в инверсный унитарный код Такие преобразователи используются в контроллерах системных шин микропроцессорных систем.

На рис. 6.65 показано преобразование приоритетного шифратора в приоритетный шифратор

Приоритетные регистры памяти могут быть построены на основе асинхронного потенциального регистра памяти и приоритетного шифратора. Приоритетный 4-разрядный регистр памяти 74278 (рис. 6.66,а) описывается функциями

где Сигналы и предназначены для каскадирования приоритетных регистров памяти.

Принцип каскадирования приоритетных регистров памяти показан на рис. Приведенная схема представляет собой преобразователь произвольного кода в прямой унитарный код

<< Предыдущий параграф Следующий параграф >>
Оглавление