Главная > Разное > Цифровые устройства
<< Предыдущий параграф
Следующий параграф >>
<< Предыдущий параграф Следующий параграф >>
Макеты страниц

6.2. Демультиплексоры

Демулътиплексором (рис. 6.5,a; DMX - Demultiplexer) называется КС, выполняющая функции

где коммутируемый (Демультиплексируемый) на один из выходов сигнал, Действительно, если то а если то Совокупность значений сигналов определяет адрес (номер) выходного канала, к которому подключается сигнал

Рис. 6.5

Рис. 6.6

Демультиплексоры, имеющие адресных сигналов называются демулътиплексоралш Из сравнения (6.1) и (6.2) видна связь между дешифраторами и демультиплексорами если положить то демультиплексор превращается в дешифратор На основании (6.2) может быть построена схема демультиплексора при любом числе адресных сигналов Демультиплексор (рис. выполняет функции На рис. 6.5, в показана схема демультиплексора Если ЛЭ И заменить на ЛЭ И-НЕ, то получится демультиплексор 1 — 4 с инверсными выходами. На рис. 6.6 изображена электромеханическая модель демультиплексоров поясняющая принцип их работы.

Демультиплексоры могут быть описаны и с помощью таблиц истинности типа табл. 6.2, задающей демультиплексор с инверсными выходами Однако такой способ описания демультиплексоров и многих других цифровых узлов слишком

Таблица 6.2. (см. скан) Таблица истинности

громоздок по сравнению с аналитическим методом описания их законов функционирования, которому и отдается здесь предпочтение.

Интегральные схемы демультиплексоров.

На рис. 6.7 приведены обозначения выпускаемых демультиплексоров Коммутируемый на выходов сигнал может представлять собой конъюнкцию нескольких сигналов Обозначения в адресной части дополнительного левого поля и в правом дополнительном поле полностью соответствуют обозначениям, принятым для дешифраторов (рис. 6.2).

На рис. 6.7 представлены демультиплексоры:

1533ИДЗ, 74ЛС11154 - DMX 1 -16 с инверсными выходами выполняющие функции

1533ИД19 - DMX 1 - 16 (инверсные выходы с открытым коллектором);

555ИД4 - сдвоенный с инверсными быходами представляющий собой два с общими адресными сигналами

555ИД5 - сдвоенный имеющий инверсные выходы с открытым коллектором;

1533ИД7, 74ЛС11138 - DMX 18 с инверсными выходами,

531ИД14, 561ИД7, 74ЛС11139 — два с инверсными выходами;

(кликните для просмотра скана)

1561ИД6, 74ЯС239, 74ЛС11239 - два DMX 1 - 4 с прямыми выходами;

74ЯС238, 74ЛС11238 - DMX 1 - 8 с прямыми выходами,

Любой демультиплексор может быть использован в качестве преобразователя двоичного n-разрядного кода в -разрядный унитарный код, получаемый на выходах полного дешифратора Так, демультиплексор описываемый табл. 6.2, при преобразует двоичный -разрядный код в инверсный 8-разрядный унитарный код

только один разряд которого равен нулю.

Демультиплексоры с Z-состоянием выходов.

Большие функциональные возможности имеют демультиплексоры с тремя состояниями выхода и управлением значением активного уровня выходных сигналов. Такие демультиплексоры представлены на рис. 6.8:

1531ИД22 - DMX 1 - 10, описываемый функциями

где полярность) — сигнал управления значением активного уровня выходных сигналов при при Р = 1);

74F538 - DMX 1 - 8, описываемый функциями

где

74F539 - два описываемые функциями

Демультиплексоры с адресными регистрами.

Демультиплексоры с запоминанием адреса коммутируемого канала (рис. 6.9) выполняются на основе как синхронного, так и асинхронного адресного регистра:

74ALS131 - DMX 1 - 8 с синхронным адресным регистром и инверсными выходами описываемый функциями

(кликните для просмотра скана)

с асинхронным потенциальным адресным регистром и инверсными выходами описываемый функциями

74HC237 - DMX 1 - 8 с асинхронным потенциальным адресным регистром и прямыми выходами;

74HC4514, - DMX 1 16 с асинхронным потенциальным адресным регистром и прямыми выходами, описываемые функциями

74HC4515, - DMX 1 - 16 с асинхронным потенциальным адресным регистром и инверсными выходами.

Рис. 6.10

Функциональная схема демультиплексора 74AL5131 показана на рис. 6.10. Демультиплексоры описываются подобной же функциональной схемой с заменой синхронного регистра памяти на асинхронный потенциальный.

Каскадирование демультиплексоров.

Сигнал в соответствии с (6.2) выполняет также функцию стробирования выходных сигналов демультиплексора при выходы т.е. сигнал может его включать или выключать. Это позволяет использовать входы для каскадирования нескольких ИС с целью увеличения числа коммутируемых каналов. На рис. 6.11,а показана схема демультиплексора на полученная на основании подстановки в (6.3) значений

где

На рис. 6.11, б представлена схема демультиплексора построенная на двух по вышеизложенному способу. При использовании одного из сигналов в качестве стробирующего можно построить схемы демультиплексоров, имеющие

(кликните для просмотра скана)

более 16 коммутируемых каналов. Так, схема демультиплексора может быть построена на девяти одна из которых используется в качестве дешифратора Дешифратор при любой комбинации значений сигналов включает только одну из восьми а значения сигналов определяют, какой из выходов этих ИС имеет активный уровень. Входы можно также использовать для подачи демультиплексируемого сигнала.

Дешифратор можно построить на без использования дополнительных ЛЭ (рис. 6.12,б). Демультиплексор включен для выполнения функции что обеспечивает селекцию двух из Сигнал производит выбор при значении 0 и

— при значении 1. Этим обеспечивается однозначная адресация канала с активным уровнем выходного сигнала. Схему на рис. 6.12 можно использовать в качестве демультиплексора, если на управляющие входы подать демультиплексируемый сигнал а на входы сигнал

Дешифраторы (рис. 6.2) могут быть использованы при в качестве демультиплексоров на основании соотношения

Регистры памяти с адресуемыми разрядами.

На рис. 6.13 приведены ИС, в которых коммутация информационного сигнала осуществляется с помощью демультиплексора для записи значения в один из адресуемых триггеров (структурная схема, поясняющая выполнение этой операции, показана на рис. 6.14):

555ИР30 - 8-разрядный асинхронный потенциальный регистр памяти с адресуемыми разрядами, описываемый функциями

74LS256 — сдвоенный 4-разрядный асинхронный потенциальный регистр памяти с адресуемыми разрядами, описываемый функциями

74HС4724, CD4099B - 8-разрядные асинхронные потенциальные регистры памяти с адресуемыми разрядами,

(кликните для просмотра скана)

отличающиеся от только активным уровнем сигнала сброса триггеров

Из вышеприведенных соотношений следует, что вход загрузки имеет приоритет по отношению ко входу сброса что позволяет использовать адресуемые регистры при в качестве демультиплексоров сигнала с прямыми выходами. Действительно, при выходы Если положить то адресуемые регистры преобразуются в полные дешифраторы прямыми выходами.

Каскадирование адресуемых регистров при использовании показано на рис. 6.15 (число адресуемых разрядов равно 64). При схема выполняет функции демультиплексора сигнала с прямыми выходами, а при функции полного дешифратора с прямыми выходами.

На рис. 6.16 показаны еще два типа регистров с адресуемыми разрядами:

MC14598B - 8-разрядный асинхронный потенциальный регистр памяти с адресуемыми разрядами и Z-состоянием выходов, описываемый функциями

где

MC14599B - 8-разрядный асинхронный потенциальный регистр памяти с адресуемыми разрядами и двунаправленным информационным сигналом описываемый функциями

где

Структурная схема ИС МС14599Н изображена на рис. 6.17. Данная ИС может быть использована в микропроцессорных системах в качестве внешнего устройства — 8-разрядного асинхронного потенциального регистра памяти с адресуемыми разрядами, позволяющего производить контроль выводимых данных с помощью операции поразрядного чтения

Рис. 6.17

Рис. 6.18

Каскадирование показано на рис. 6.18 для увеличения числа адресуемых разрядов до 64. При необходимости можно построить схему и с большим числом разрядов.

<< Предыдущий параграф Следующий параграф >>
Оглавление